Pada artikel kali ini kita akan memberikan penjelasan tentang Rangkaian JK Flip Flop. Seperti rangkaian Flip Flop sebelumnya, rangkaian JK Flip Flop (JK FF) ini juga terbentuk dari beberapa gerbang logika. Rangkaian JK FF ini dikenal dengan rangkaian yang dapat mencacah bilangan biner paling ideal untuk digunakan.

Rangkaian JK Flip Flop terdiri dari 2 buah flip flop yaitu:

• Rangkaian JK FF dengan Pemicuan Tepi
• Rangkaian JK FF Master – Slave

Untuk mengetahui cara kerja rangkaian jk flip flop, kita akan mulai dengan pembahasan berikut ini

Rangkaian JK Flip Flop dengan Pemicuan (Clock) Tepi

Rangkaian dasar JK Flip Flop dapat kita lihat pada gambar rangkaian jk flip flop di bawah ini

Gambar Rangkaian JK Flip Flop

Gambar Simbol JK Flip Flop

Rangkaian JK FF dengan Pemicu Tepi ini terdiri dari dua jenis rangkaian yaitu:

• Rangkaian JK FF dengan Pemicu Tepi Positif dengan Preset dan Clear
• Rangkaian JK FF dengan Pemicu Tepi Negatif dengan Preset dan Clear

Kedua rangkaian ini dibedakan dengan lingkaran kecil yang berada pada input clock yang artinya rangkaian dipicu saat pemberian sinyal clock pada saat sisi turun.

Rangkaian JK FF dengan Pemicu (Clock) Tepi

Rangkaian JK Flip Flop Pemicu Tepi terdiri dari dua yaitu pemicu tepi positif dan pemicu tepi negatif.

Rangkaian JK FF ini dikatakan pemicu tepi positif artinya rangkaian ini diaktifkan hanya pada saat terjadinya sisi tepi naik pada pulsa clock.

Gambar Rangkaian JK FF dengan Pemicu (Clock) Tepi Positif

Gambar Simbol JK Flip Flop Pemicu Tepi Positif

Kondisi Output Tidak Aktif (NC)

Input pada rangkaian ini (JK FF pemicu tepi positif) yaitu J dan K merupakan pulsa (sinyal) kendali yang mengatur keluaran melalui sinyal clock tepi sisi naik. Bila input J dan K bersinyal rendah maka kedua gerbang input menjadi tidak aktif dan rangkaian tidak akan berfungsi (NC) walaupun diberikan sinyal clock.

Kondisi Output Reset

Jika input J berpulsa rendah dan input K berpulsa tinggi, maka gerbang pada bagian atas tidak akan berfungsi yang mengakibatkan rangkaian flip flop tidak dapat diset. Sehingga satu-satunya jalan adalah dengan melakukan reset. Bila keluaran Q berpulsa tinggi, maka gerbang dibagian bawah akan melewatkan sinyal reset pada saat sinyal clock sisi tepi naik (positif). Hal ini akan mengakibatkan keluaran Q menjadi rendah. Oleh sebab itu, jika J=0 dan K=1 dan clock dengan sisi tepi naik maka akan terjadi reset.

Kondisi Output Set

Apabila input J=1 dan K=0, maka gerbang logika pada sisi bawah (sisi K), tidak akan bekerja dan tidak akan melakukan reset terhadap rangkaian FF. Kondisi set ini terjadi apabila ketika keluaran Q rendah, dan Q’ menjadi tinggi. Sehingga gerbang pada bagian atas melewatkan sebuah sinyal pemicu set pada sisi naik positif dari sinyal clock. Keadaan ini akan menghasilkan output Q menjadi tinggi. Jadi J=1 dan K=0 akan diset (Q=1) jika diberi sinyal sisi naik pada clock.

Kondisi Output Toggle

Jika nilai J=1 dan K=1 maka flip flop akan direset atau diset, semua tergantung dari sinyal keluaran Q. Jika keluaran Q tinggi maka gerbang bagian bawah akan memicu sinyal reset dan jika sebaliknya keluaran Q rendah maka sinyal bagian atas akan memicu sinyal set pada saat sinyal sisi  naik clock. Dalam hal ini berarti nilai Q akan berubah menjadi komplemen dari keadaan sebelumnya. Jadi jika J=1 dan K=1 maka nilai keluaran Q akan menjadi toggle pada saat sisi naik clock. Toggle artinya keadaan berubah berlawanan dari keadaan sebelumnya.

Gambar Diagram Waktu JK FF dengan pemicu (clock)  tepi positif

Berikut ini tabel kebenaran dari JK FF dengan pemicu (clock)  tepi positif.

Keadaan Pacu (acak)

Keadaan Pacu atau acak adalah Keadaan toggle terjadi lebih dari satu siklus sinyal clock. Keadaan ini terjadi jika komponen RC dilepas pada rangkaian JK FF, sehingga rangkaian JK FF hanya terdiri dari rangkaian digital saja. Dengan nilai J,K dan Clock yang tinggi akan menyebabkan keadaan keluaran menjadi toggle. Keadaan toggle ini kemudian diumpanbalikkan ke gerbang-gerbang masukkan. Setelah dua selang waktu berikutnya, keluaran akan menjadi toggle kembali. Dan sekali lagi, keluaran yang baru akan dimasukkan kembali ke gerbang-gerbang input. Cara tersebut, keluaran toggle akan terjadi berulang kali selama sinyal clock dalam keadaan tinggi.

Sedangkan untuk Rangkaian JK FF dengan Pemicu (Clock) Tepi Negatif dengan Preset dan Clear dapat dilihat pada tabel kebenaran, simbol dan diagram waktunya seperti di bawah ini. Yang membedakan antara Pemicu tipe positif dan negatif adalah tanda bulat di input clock pada simbol JK FF dengan Pemicu (Clock) Tepi Negatif dengan Preset dan Clear.

Gambar simbol JK FF dengan Pemicu (Clock) Tepi Negatif dengan Preset dan Clear

Berikut ini tabel kebenaran dari JK FF dengan pemicu (clock)  tepi negatif.

Rangkaian JK Flip Flop Master – Slave

Gambar di bawah adalah gambar Rangkaian JK Flip Flop Master – Slave. Rangkaian JK FF Master Slave ini merupakan rangkaian yang dibuat untuk menghindari kondisi pacu pada rangkaian JK FF pemicu tepi. Untuk lebih jelasnya gambar rangkaian bisa dilihat di bawah ini.

Gambar Rangkaian JK FF Master – Slave

Perhatikan pada rangkaian JK FF Master – Slave, Rangkaian ini merupakan kombinasi dari dua buah rangkaian pengunci (latch) yang terdiri dari Master dan Slave. Rangkaian Master merupakan pengunci (latch) yang diatur oleh sinyal clock tinggi (positif). Sedangkan Rangkaian Slave merupakan pengunci (latch) yang diatur oleh sinyal clock rendah (negatif)

Sehingga terdapat dua operasi yang terjadi pada rangkaian JK FF Master – Slave sebagai berikut:

• Pada saat sinyal clock berada pada keadaan tinggi, maka yang aktif adalah gerbang slave, sedangkan ketika sinyal clocknya berada pada keadaan sinyal rendah, maka yang aktif adalah gerbang master.
• Saat sinyal clock berada pada tingkat rendah, maka master menjadi tidak aktif dan slavenya menjadi aktif.

Gambar Simbol JK Flip Flop Master Slave

Berikut tabel kebenaran Rangkaian JK FF Master – Slave

Ada empat keadaan output pada rangkaian JK FF Master – Slave ini di antaranya yaitu:

• Set
• Reset
• Toggle
• NC (Tidak Berubah)

Demikianlah artikel rangkaian JK Flip Flop yang telah kami uraikan.