Bentuk yang sederhana dari flip flop adalah Rangkaian RS flip flop (RS FF) atau SR Flip Flop. RS flip flop atau dikenal juga dengan nama RS pengunci (RS latch). RS Flip Flop ini adalah dasar dari semua Flip Flop yang mempunyai 2 inputan atau masukkan yaitu R dan S. Yang mana R artinya “RESET” sedangkan S artinya “SET”. FF ini mempunyai 2 keluaran atau output yaitu Q dan Q’.

Adapun cara kerja SR flip flop adalah apabila masukkan S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q’ pada logika 1. Bila masukkan R diberi logika 1 dan masukkan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logika 1 dan Q’ pada logika 0. Adapun sifat yang paling penting dari Flip Flop (FF) ini adalah bahwa sistem ini bisa mempunyai salah satu dari dua keadaan stabil yaitu keadaan stabil I yang diperoleh saat Q =1 dan Q’ = 0, serta keadaan stabil ke II yang didapatkan saat Q=0 dan Q’=1.

Berikut tabel contoh keadaan dari RS FF NOR:

Penjelasan tabel:

NC = Not Change (Tidak Berubah) / M (Memory)

Tidak Menentu = Pacu (Race)

Maksud keadaan pacu (race) atau tidak menentu adalah suatu keadaan yang tidak pernah digunakan karena dapat menimbulkan operasi yang tidak dapat diramalkan atau tidak menentu.

Adapun gerbang-gerbang logika yang digunakan dalam membentuk rangkaian RS  FF dapat anda lihat di bawah ini terdiri atas:

NAND Gate Latch RS Flip Flop

Rangkaian dasar Flip-Flop dapat dibuat dari dua buah gerbang logika NAND  atau NOR. Apabila rangkaian tersebut disusun dari NAND gate atau Gerbang NAND, maka disebut dengan NAND gate latch atau secara sederhana disebut latch atau disebut juga dengan nama SR Flip Flop NAND , seperti yang ditunjukkan pada gambar 1.

Gambar 1. Simbol dari RS Flip Flop NAND Gate Latch

Gambar 2. Ekivalen RS Flip Flop NAND

Dua buah NAND gate disilangkan antara output NAND gate-1 dihubungkan dengan salah satu input NAND gate-2, dan sebaliknya. Output gate (output latch) diberi nama Q dan Q’. Pada kondisi normal kedua output tersebut saling berlawanan. Input latch diberi nama SET dan RESET.

Tabel Kebenaran SR Flip Flop NAND Gate Latch

Cara kerja dari SR Flip Flop NAND Gate Latch dapat kita lihat pada timming diagram berikut ini:

Gambar Timming Diagram RS Flip Flop NAND Latch

Cara Kerja RS Flip Flop NAND Gate Latch

Cara kerja RS Flip Flop NAND Gate Latch dapat dilihat pada timming diagram. Pada saat input R diberi pulsa turun dan input S diberi pulsa naik maka keadaan output (Q) menjadi tinggi. Keadaan output (Q) tinggi ini akan berubah menjadi 0 apabila input S diberi pulsa rendah dan input R diberi pulsa tinggi. Ketika input R dan S diberi pulsa naik maka keadaan output (Q) tidak akan berubah keadaannya. Dan jika input R dan S diberi pulsa rendah maka keadaan keluaran (Q) akan menjadi tidak menentu.

NOR Gate Latch RS Flip Flop

Dua buah gerbang NOR yang saling disilangkan dikenal sebagai NOR gate latch, dengan dua buah output yaitu Q dan Q’ yang saling berlawanan, serta dua buah input SET dan RESET, seperti ditunjukkan pada gambar simbol RS FF NOR Gate Latch. Jika logika 1 diberikan pada input S, maka kondisi ini menyebabkan FF di set ke 1 (Q=1). Jika logika 1 diberikan ke input R, maka kondisi ini menyebabkan FF di reset ke 0 (Q=0).

Gambar Simbol dari RS Flip Flop NOR Gate Latch

Gambar Ekivalen RS Flip Flop NOR

Gambar Timming Diagram RS Flip Flop NOR

Cara Kerja RS Flip Flop NOR Gate Latch

Adapun cara kerja RS Flip Flop NOR Gate Latch dapat dilihat pada timming diagram. Pada saat input S diberi pulsa sisi naik dan R pada keadaan pulsa rendah maka output (Q) menjadi tinggi. Keadaan tinggi dari output (Q) ini akan berubah menjadi 0 apabila input R diberi pulsa sisi naik dan input S diberi pulsa rendah. Ketika kedua input R dan S diberi pulsa rendah maka keadaan output (Q) tidak akan berubah keadaannya. Dan jika kedua input R dan S diberi pulsa tinggi maka keadaan output (Q) akan menjadi tidak menentu.

Tabel Kebenaran SR Flip Flop NOR Gate Latch

Clock Rangkaian SR Flip-Flop Atau RS Flip Flop

Pada Gambar Rangkaian digital Clock SR Flip Flop atau RS Flip Flop menunjukkan sebuah clocked SR flip-flop yang diatur oleh sisi naik dari pulsa clock. Hal ini artinya bahwa FF (flip flop) hanya akan mengubah outputnya (Q) hanya apabila sebuah sinyal diberikan kepada clock inputnya melakukan suatu transisi pulsa dari 0 ke 1 atau sisi naik. Input-input S dan R akan mengontrol keadaan FF sama seperti yang telah dijelaskan pada tabel SR FF dasar (tanpa clock), akan tetapi FF tidak akan memberikan respon output dari input-input ini sampai adanya transisi sisi naik dari pulsa clock. Ini ditunjukkan pada gambar clock RS FF atau clock SR FF.

Gambar rangkaian Clock SR Flip Flop

Gambar Ekivalen Rangkaian Clock SR Flip FLop

Gambar Timing Diagram Rangkaian Clock SR Flip Flop

Dari gambar timing diagram rangkaian clock SR FF terlihat bahwa output FF tidak terpengaruh oleh sisi turun dari pulsa clock. Dan dapat juga diperhatikan bahwa input S dan R tidak mempunyai pengaruh terhadap output FF kecuali adanya transisi sisi naik dari pulsa clock.

Tabel Kebenaran Keadaan Rangkaian Clock SR Flip Flop

Jadi input-input S dan R pada rangkaian clock SR Flip Flop adalah input-input pengontrol, dan pulsa clock yang memberikan perubahan pada output FF. Clock input adalah trigger input, yang menyebabkan terjadinya perubahan keadaan FF yang sesuai dengan sinyal input dari S dan R.

Rangkaian internal Clocked SR FF pada kenyataannya sudah dibuat dalam bentuk IC, rangkaiannya terdiri dari dua bagian yaitu :
1. Rangkaian NAND latch yang disusun oleh NAND-3 dan NAND-4

2. Rangkaian pulsa yang disusun oleh NAND-1 dan NAND-2

Adapun IC TTL yang dapat digunakan untuk membuat rangkaian RS FF atau SR FF dasar adalah IC 7400 (IC NAND) atau IC 7402 (IC NOR).

Sedangkan IC kemasan yang berisi RS FF langsung adalah IC 74LS279, CD4044 dan CD4043 (CMOS Quad NAND R/S Latch with 3-State Outputs).

Demikianlah Artikel tentang rangkaian RS Flip Flop. Jika anda mengalami kendala, anda bisa mengajukan pertanyaan pada kolom komentar, terima kasih.